电源电路常见的几个内部噪声源
2024-11-12噪声是否重要取决于它对目标电路工作的影响。例如，开关电源在3MHz时具有显著的输出电压纹波。如果它提供的电路只有几赫兹的带宽，例如温度传感器，纹波可能没有任何影响。然而，如果开关电源向射频锁相环供电，结果可能会大不相同。为了成功地设计一个鲁棒的系统，了解噪声源是非常重要的。对于低压差(LDO)调节器或任何电路，噪声源可分为两类:内部噪声和外部噪声。内部噪音就像你头脑中的噪音，而外部噪音就像喷气式飞机发出的噪音。今天我们只讨论内部噪音。内部噪声有许多来源，每个噪声源都有自己独特的特征。内部噪声主
浅谈电容降压常踩的几个坑
2024-10-14电容降压原理 电容降压的工作原理是利用电容在一定的交流信号频率下产生的容抗来限制最大工作电流。例如，在50Hz的工频条件下，一个1uF的电容所产生的容抗约为3180欧姆。当220V的交流电压加在电容器的两端，则流过电容的最大电流约为70mA。虽然流过电容的电流有70mA，但在电容器上并不产生功耗，因为如果电容是一个理想电容，则流过电容的电流为虚部电流，它所作的功为无功功率。根据这个特点，我们如果在一个1uF的电容器上再串联一个阻性元件，则阻性元件两端所得到的电压和它所产生的功耗完全取决于这个阻
射频功率放大器失效的几个原因参考
2024-10-07近来，公司有一个功放的设计任务，需要做一款760-870MHz的8w的射频功率放大器，研读中兴功放设计，将一些功放设计中需要注意的事项记录下来。 要对功率放大器实现有效的保护，必须要知道引起功放失效的原因。功放的失效原因主要有以下几种： 静电击穿引起的失效。运输、接触导致静电作用于功率管的电极，产生击穿效应，使器件永久失效。该种失效的避免可以从器件、单板运输、操作等过程中，采取防静电措施来解决。解决方法有： 通过防止静电源的产生（比如保持空气的湿度）， 通过接地使静电源的静电能够有效释放而防止
电感最重要、最常见的几个作用
2024-08-08电感器俗称电感，本质上是一个线圈，有空心线圈也有实心线圈，实心线圈有铁芯或者其它材料制成的芯，电感的单位是“H”，简称“亨”。此外，更小的单位是mH，uH，他们的换算方式为1H=1000mH=1000000uH。 电感的常见作用 ▶ 阻交通直 对于直流电，电感是相当于短路的；而对于交流电，电感是对其有阻碍作用的，交流电的频率越高，电感对它的阻碍作用越大。 ▶变压器 对我们来说最熟悉的电感应用莫过于变压器了，如图1所示为变压器的电路符号。假如左侧线圈匝数为100，右侧匝数为50，如果左侧接220
开关电源噪声对策的几个步骤
2024-08-01从本文开始进入新篇章“噪声对策”。这里所说的“噪声对策”是指针对“开关电源”噪声的对策。不过基础部分和思路与一般噪声是相通的。新篇章的第1篇将介绍“噪声对策的步骤”。噪声对策和产品开发阶段在介绍噪声对策步骤之前，先来了解一下从产品的设计/开发到量产的过程中，应该在哪些阶段采取噪声对策。右图是相对于设计/开发、评估、量产的时间轴，采取噪声对策的灵活性（即可以采取的对策的选项多少）以及对策所需成本的示意图。纵轴可以理解为越往上越“高”。由图可见，随着开发进程的推进，可使用的噪声对策技术和手段越来越
光伏行业近期的几个传说与真相
2024-01-18导语：光伏行业，到底隐藏着哪些远离真相的论断？ 近期，光伏板块迎来久违的反弹，主因是近期欧洲光伏库存去化显著。这无疑是在“打脸”去年三季度对欧洲积压库存量的悲观预期。 与之形成鲜明对照的是，眼下国内光伏企业的基本面，传闻“供给出清，即将复苏”，又未免显得过于乐观。 你以为掌握了真相。殊不知，你是被精心设计的“真相”所掌握了。 光伏行业，到底隐藏着哪些远离真相的论断？ 论断A：“硅片双雄”的开工率为65%和95% 根据硅业分会1月4日发布的数据，下游两家一线硅片企业的开工率分别降至65%和95%
几个实用的嵌入式C程序分享
2024-01-09在学习和工作开发的时候，经常需要使用到各种各样不太常用的操作，这种情况一般是自己手动写一些小程序来处理。因为它们不太常用，所以经常用了又没保存，等到下一次在使用的时候又需要重写，这样的非常浪费时间和精力。 所以想在这里统一记录一下，以备下次重新使用。代码以实用为主，如果缺陷，欢迎指出。 1、十六进制字符转整型数字 功能：将16进制的字符串转换为10进制的数字。我是没有找到相应的库函数，所以参考网上的代码自己手动写了个函数来实现。 常用的函数有atoi,atol,他们都是将10进制的数字字符串转
FPGA器件几个比较常用的配置配置约束
2023-12-26所谓配置约束，主要针对的是将工程所产生的二进制文件加载到FPGA器件相关的一些配置设置。 Xilinx Vivado工具的配置约束隐藏得比较深，如图1所示，在进入配置页面前，首先需要点击PROGRAM AND DEBUG->Generate Bitstream执行工程的全编译，然后点击IMPLEMENTATION->OpenImplemented Design进入实现页面。 图1Generate Bitstream菜单 接着如图2所示，在PROGRAMAND DEBUG上单击右键，在弹出的右键
FPGA器件几个比较常用的配置配置约束
2023-12-26所谓配置约束，主要针对的是将工程所产生的二进制文件加载到FPGA器件相关的一些配置设置。 Xilinx Vivado工具的配置约束隐藏得比较深，如图1所示，在进入配置页面前，首先需要点击PROGRAM AND DEBUG->Generate Bitstream执行工程的全编译，然后点击IMPLEMENTATION->OpenImplemented Design进入实现页面。 图1Generate Bitstream菜单 接着如图2所示，在PROGRAMAND DEBUG上单击右键，在弹出的右键